可这还没结束，在这之中还有许多的步骤和过程，而之后的接来的几个星期就需要对晶圆行一关接一关的测试，包括检测晶圆的电学特x" />，看是否有逻辑错误，如果有，是在哪一层现的等等。而后，晶圆上每一个现问题的芯片单元将被单独测试来确定该芯片有否特殊加工需要。

这是目前的芯片制造过程当中工艺非常复杂的一个步骤，为什么这么说呢？光刻蚀过程就是使用一定波的光在光层中刻相应的刻痕，由此改变该材料的化学特x" />。这项技术对于所用光的波要求极为严格，需要使用短波的紫外线和大曲率的透镜。刻蚀过程还会受到晶圆上的污的影响。每一步刻蚀都是一个复杂而j" />细的过程。设计每一步过程的所需要的数据量都可以用10gb的单位来计量，而且制造每块理所需要的刻蚀步骤都超过20步(每一步行一层刻蚀)。而且每一层刻蚀的图纸如果放大许多倍的话，可以和整个纽约市外加郊区范围的地图相比，甚至还要复杂，试想一，把整个纽约地图缩小到实际面积大小只有100个平方毫米的芯片上，那么这个芯片的结构有多么复杂，可想而知了吧。

而还有一些理可能在芯片功能上有一些不足之。比如它在缓存功能上有缺陷(这缺陷足以导致绝大多数的芯片痪)，那么它们就会被屏蔽掉一些缓存容量，降低了x" />能，当然也就降低了产品的售价。历史上的赛扬的由来就有分是这个。

之后，新的切片中要掺一些质而使之成为真正的半导材料，而后在其上刻划代表着各逻辑功能的晶电路。掺的质原硅原之间的空隙，彼此之间发生原力的作用，从而使得硅原料有半导的特x" />。

准备工作的最后一工序是在二氧化硅层上覆盖一个光层。这一层质用于同一层中的其它控制应用。这层质在燥时有很好的光效果，而且在光刻蚀过程结束之后，能够通过化学方法将其溶解并除去。

这些步骤都是无限漫的过程，并不是简简单单就可以搞定的。

在理成品完成之后，还要行全方位的芯片功能检测。这一会产生不同等级的产品，一些芯片的运行频率相对较，于是打上频率产品的名称和编号，而那些运行频率相对较低的芯片则加以改造，打上其它的低频率型号。这就是不同市场定位的理。至少凯瑟琳的sfc和fc以及其他的一些芯片的便是这样来的。

而这个过程完成之后，便大概能够将这半成品称之为晶圆了。

而后，整片的晶圆被切割成一个个独立的理芯片单元。在最初测试中，那些检测不合格的单元将被遗弃。这些被切割来的芯片单元将被采用某方式行封装，这样它就可以顺利的c" />某接规格的主板了。

凯瑟琳的工艺并不算太好，无法行纳米级的c" />控，但是这也意味着自己的产品的良品率要一些——越j" />致的产品往往越容易现问题。

凯瑟琳的想法很好，但是现实却是残酷的。

本章已阅读完毕(请击一章继续阅读!)

（）

凯瑟琳现在的cpu产品的订单，必须要经过三个月时间的预约才能够开始预定，便是这个原因——而且这也不意味着产品现在就能够上市。

，之后检查是否有扭曲或其它问题。这一步的质量检验尤为重要，它直接决定了成品芯片的质量。

说起来，现在i7似乎没有什么实际意义。

但是这些都不是最重要的，只能说是预备的过程。

“诶诶……如果我能记住i7的架构就好了，那事可就简单多了……”

在掺化学质的工作完成之后，标准的切片就完成了。然后将每一个切片放温炉中加，通过控制加温时间而使得切片表面生成一层二氧化硅。

但是如果突然换新架构的话，最后的良品率，凯瑟琳便不保证了。

但是……如果用i7去忽悠五角大楼，应该是……没问题吧？